



IEC 62483

Edition 1.0 2013-09

INTERNATIONAL STANDARD

NORME INTERNATIONALE



Environmental acceptance requirements for tin whisker susceptibility of tin and tin alloy surface finishes on semiconductor devices

Exigences de réception environnementale pour la susceptibilité des finis de surface en étain et alliage d'étain à la trichite d'étain sur les dispositifs à semiconducteurs

INTERNATIONAL
ELECTROTECHNICAL
COMMISSION

COMMISSION
ELECTROTECHNIQUE
INTERNATIONALE

PRICE CODE
CODE PRIX



ICS 31.080.01

ISBN 978-2-8322-1103-8

**Warning! Make sure that you obtained this publication from an authorized distributor.
Attention! Veuillez vous assurer que vous avez obtenu cette publication via un distributeur agréé.**

CONTENTS

1	Scope.....	8
2	Terms and definitions	8
3	Test method for measuring tin whisker growth	14
3.1	Procedure	14
3.2	Test samples	14
3.3	Handling precaution	15
3.4	Reflow assembly	15
4	Acceptance procedure for tin and tin alloy surface finishes	16
4.1	Determination of whether a technology, manufacturing process, or similarity acceptance test is required.....	16
4.2	Samples	22
4.2.1	Sample requirements.....	22
4.2.2	Sample size for multi-leaded components with 5 or more leads	22
4.2.3	Sample size for passive and discrete components with 4 leads or fewer	22
4.2.4	Additional samples	22
4.3	Test procedures and durations	23
4.3.1	Preconditioning.....	23
4.3.2	Test conditions	24
4.3.3	Test durations	24
4.3.4	Whisker inspection	24
4.3.5	Surface corrosion observed during high temperature/humidity testing.....	24
4.4	Determination of the class level for testing	27
5	Acceptance criteria	28
5.1	General	28
5.2	Through-hole lead termination exclusions.....	28
6	Reporting of results	29
6.1	General requirements.....	29
6.2	Description of the surface finish, defined by technology and process parameters in Table 2	30
6.3	Samples and preconditioning.....	30
6.4	Acceptance testing	30
7	On-going tin whisker evaluation	30
	Annex A (normative) Test method for measuring whisker growth on tin and tin alloy surface finishes of semiconductor devices	32
A.1	Overview	32
A.2	Disclaimer	32
A.3	Apparatus.....	34
A.3.1	Temperature cycling chambers	34
A.3.2	Temperature humidity chambers.....	34
A.3.3	Optical stereomicroscope (optional).....	34
A.3.4	Optical microscope (optional)	34
A.3.5	Scanning electron microscope	34
A.3.6	Convection reflow oven (optional).....	34
A.4	Validation of optical microscopy equipment	35
A.4.1	Overall criteria	35
A.4.2	Capability of whisker detection	35

A.4.3	Capability of whisker length measurement	36
A.4.4	Capability of whisker density measurement	36
A.5	Sample requirements and optional preconditioning	36
A.5.1	Acceptance requirements	36
A.5.2	Scientific studies	37
A.5.3	Test coupons	37
A.5.4	Optional test sample preconditioning	37
A.6	Whisker inspection, length measurement and test conditions	39
A.6.1	General principles	39
A.6.2	Handling	39
A.6.3	General inspection instructions	39
A.6.4	Initial pretest inspection	40
A.6.5	Test conditions	40
A.6.6	Screening inspection	41
A.6.7	Detailed inspection	41
A.6.8	Recording procedure for scientific studies	43
Figure 1	– Cross-sectional view of component surface finishes	8
Figure 2	– Typical photographs of termination corrosion	10
Figure 3	– Examples of tin whiskers	12
Figure 4	– Non-whisker surface formations	13
Figure 5	– Whisker length measurement	13
Figure 6	– Minimum lead-to-lead gap	14
Figure 7	– Flowchart to determine whether a technology acceptance test, a manufacturing process acceptance test or no testing is required on the basis of similarity	17
Figure 8	– Technology acceptance test flow for multi-leaded components using copper alloy leadframe with post bake mitigation technology – Surface finish test sample, technology parameters fixed (1 of 2)	18
Figure A.1	– Process flow for Sn whisker testing	33
Figure A.2	– Optional preconditioning reflow profile	39
Figure A.3	– Examples of whiskers in areas of corrosion	40
Figure A.4	– A schematic diagram depicting a component lead and the top, 2 sides, and bends of the lead to be inspected	42
Figure A.5	– A schematic drawing depicting a leadless component and the top and 3 sides of the terminations to be inspected	42
Figure A.6	– A schematic drawing depicting one possible coupon and three 1,7 mm ² areas identified for inspection	42
Table 1	– SMT board assembly process guidance for minimum termination wetting ^b	16
Table 2	– Surface finish technology and manufacturing process change acceptance parameters	20
Table 3	– Tin and tin alloy surface finish acceptance test matrix	21
Table 4	– Tin and tin alloy surface finish acceptance test sample size requirements per precondition treatment for multi-leaded component	23
Table 5	– Tin and tin alloy surface finish acceptance test sample size requirements per precondition treatment for passive and discrete components with 4 leads or fewer	23
Table 6	– Technology acceptance tests and durations	25

Table 7 – Manufacturing process change acceptance tests and durations.....	26
Table 8 – Preconditioning for technology/ manufacturing process change acceptance testing	27
Table 9 – Technology acceptance criteria for maximum allowable tin whisker length.....	29
Table 10 – Manufacturing process change acceptance criteria for maximum allowable tin whisker length.....	29
Table A.1 – Test sample size requirements per precondition treatment for coupons.....	37
Table A.2 – Optional preconditioning treatments for tin whisker test samples.....	38
Table A.3 – Optional preconditioning reflow profiles ^a	38
Table A.4 – Tin whisker test conditions	40
Table A.5 – Tin whisker tests standard report formats (general information)	43
Table A.6 – Tin whisker tests standard report formats (detailed whisker information)	45
Table A.7 – Whisker density ranges that can be determined based on the number of whiskers observed per lead, termination, or coupon area.....	46

INTERNATIONAL ELECTROTECHNICAL COMMISSION

**ENVIRONMENTAL ACCEPTANCE REQUIREMENTS
FOR TIN WHISKER SUSCEPTIBILITY OF TIN AND TIN ALLOY
SURFACE FINISHES ON SEMICONDUCTOR DEVICES**

FOREWORD

- 1) The International Electrotechnical Commission (IEC) is a worldwide organization for standardization comprising all national electrotechnical committees (IEC National Committees). The object of IEC is to promote international co-operation on all questions concerning standardization in the electrical and electronic fields. To this end and in addition to other activities, IEC publishes International Standards, Technical Specifications, Technical Reports, Publicly Available Specifications (PAS) and Guides (hereafter referred to as "IEC Publication(s)"). Their preparation is entrusted to technical committees; any IEC National Committee interested in the subject dealt with may participate in this preparatory work. International, governmental and non-governmental organizations liaising with the IEC also participate in this preparation. IEC collaborates closely with the International Organization for Standardization (ISO) in accordance with conditions determined by agreement between the two organizations.
- 2) The formal decisions or agreements of IEC on technical matters express, as nearly as possible, an international consensus of opinion on the relevant subjects since each technical committee has representation from all interested IEC National Committees.
- 3) IEC Publications have the form of recommendations for international use and are accepted by IEC National Committees in that sense. While all reasonable efforts are made to ensure that the technical content of IEC Publications is accurate, IEC cannot be held responsible for the way in which they are used or for any misinterpretation by any end user.
- 4) In order to promote international uniformity, IEC National Committees undertake to apply IEC Publications transparently to the maximum extent possible in their national and regional publications. Any divergence between any IEC Publication and the corresponding national or regional publication shall be clearly indicated in the latter.
- 5) IEC itself does not provide any attestation of conformity. Independent certification bodies provide conformity assessment services and, in some areas, access to IEC marks of conformity. IEC is not responsible for any services carried out by independent certification bodies.
- 6) All users should ensure that they have the latest edition of this publication.
- 7) No liability shall attach to IEC or its directors, employees, servants or agents including individual experts and members of its technical committees and IEC National Committees for any personal injury, property damage or other damage of any nature whatsoever, whether direct or indirect, or for costs (including legal fees) and expenses arising out of the publication, use of, or reliance upon, this IEC Publication or any other IEC Publications.
- 8) Attention is drawn to the Normative references cited in this publication. Use of the referenced publications is indispensable for the correct application of this publication.
- 9) Attention is drawn to the possibility that some of the elements of this IEC Publication may be the subject of patent rights. IEC shall not be held responsible for identifying any or all such patent rights.

International Standard IEC 62483 has been prepared by IEC technical committee 47: Semiconductor devices.

This first edition is based on JEDEC documents JESD201A and JESD22-A121A and replaces IEC/PAS 62483, published in 2006. This first edition constitutes a technical revision.

This edition includes the following significant technical changes with respect to the previous edition:

- a) The content of IEC/PAS 62483 was added to the content of JESD201A as Annex A.
- b) A methodology was introduced for environmental acceptance testing of tin-based surface finishes and mitigation practices for tin whiskers.
- c) A Clause 6 was introduced detailing the reporting requirements of test results.

The text of this standard is based on the following documents:

FDIS	Report on voting
47/2171/FDIS	47/2180/RVD

Full information on the voting for the approval of this standard can be found in the report on voting indicated in the above table.

This publication has been drafted in accordance with the ISO/IEC Directives, Part 2.

The committee has decided that the contents of this publication will remain unchanged until the stability date indicated on the IEC web site under "<http://webstore.iec.ch>" in the data related to the specific publication. At this date, the publication will be

- reconfirmed,
- withdrawn,
- replaced by a revised edition, or
- amended.

IMPORTANT – The 'colour inside' logo on the cover page of this publication indicates that it contains colours which are considered to be useful for the correct understanding of its contents. Users should therefore print this document using a colour printer.

INTRODUCTION

Many companies in the electronics industry have adopted tin-based surface finishes as one of the methods to comply with various legislative lead-free (Pb-free) initiatives, e.g., the European Union's RoHS directive. However, tin (Sn) and tin alloy surface finishes may be prone to tin whisker formation with associated possible reliability degradation. Appropriate mitigation practices may be incorporated to reduce tin whisker propensity to an acceptable level.

Test conditions in accordance with Annex A and qualification limits presented in this International Standard are based on known Sn whisker data from around the world. These test conditions have not been correlated with longer environmental exposures of components in service. Thus, there is at present no way quantitatively to predict whisker lengths over long time periods based on the lengths measured in the short-term tests described in this document. At the time of writing, the fundamental mechanisms of tin whisker growth are not fully understood and acceleration factors have not been established. Therefore, the testing described in this document does not guarantee that whiskers will or will not grow under field life conditions.

ENVIRONMENTAL ACCEPTANCE REQUIREMENTS FOR TIN WHISKER SUSCEPTIBILITY OF TIN AND TIN ALLOY SURFACE FINISHES ON SEMICONDUCTOR DEVICES

1 Scope

This International Standard describes the methodology applicable for environmental acceptance testing of tin-based surface finishes and mitigation practices for tin whiskers on semiconductor devices. This methodology may not be sufficient for applications with special requirements, (i.e. military, aerospace, etc.). Additional requirements may be specified in the appropriate requirements (procurement) documentation.

This International Standard does not apply to semiconductor devices with bottom-only terminations where the full plated surface is wetted during assembly (for example: quad-flat no-leads and ball grid array components, flip chip bump terminations). Adherence to this standard includes meeting the reporting requirements described in Clause 6.

SOMMAIRE

1	Domaine d'application	54
2	Termes et définitions	54
3	Méthode d'essai pour la mesure du développement des trichites d'étain.....	60
3.1	Procédure	60
3.2	Echantillons pour essai	61
3.3	Mesure de prévention de manipulation	61
3.4	Assemblage par refusion	61
4	Procédure de réception des finis de surface en étain et alliage d'étain	62
4.1	Détermination de la nécessité ou non d'essais de réception technologique, de procédé de fabrication ou de similarité	62
4.2	Echantillons.....	68
4.2.1	Exigences concernant les échantillons	68
4.2.2	Effectif d'échantillon pour les composants multiconducteurs à 5 conducteurs ou plus	69
4.2.3	Effectif d'échantillon pour les composants passifs et discrets à 4 conducteurs ou moins.....	69
4.2.4	Echantillons supplémentaires	69
4.3	Procédures et durées d'essai	71
4.3.1	Pré-conditionnement.....	71
4.3.2	Conditions d'essai	71
4.3.3	Durées d'essai.....	71
4.3.4	Inspection des trichites	71
4.3.5	Corrosion superficielle observée lors des essais à température/humidité élevées.....	72
4.4	Détermination du niveau de classe pour les essais.....	74
5	Critères d'acceptation.....	75
5.1	Généralités.....	75
5.2	Exclusion des extrémités de conducteurs à trou traversant.....	75
6	Compte-rendu des résultats.....	77
6.1	Exigences générales	77
6.2	Description du fini de surface, définie par les paramètres de technologie et de procédé dans le Tableau 2	77
6.3	Echantillons et pré-conditionnement	77
6.4	Essais de réception	77
7	Evaluation continue des trichites d'étain	78
Annexe A (normative) Méthode d'essai pour la mesure du développement des trichites sur les finis de surface en étain et alliage d'étain des dispositifs à semiconducteurs.....		79
A.1	Vue d'ensemble.....	79
A.2	Exonération de responsabilité	79
A.3	Appareillage	81
A.3.1	Chambres de cycles de températures	81
A.3.2	Chambres de température-humidité	81
A.3.3	Microscope stéréoscopique optique (facultatif)	81
A.3.4	Microscope optique (facultatif).....	81
A.3.5	Microscope électronique à balayage	82
A.3.6	Etuve de refusion par convection (facultatif)	82
A.4	Validation des équipements de microscopie optique	82

A.4.1	Critères généraux	82
A.4.2	Capacité de détection des trichites	82
A.4.3	Capacité de mesure de la longueur des trichites	83
A.4.4	Capacité de mesure de la densité des trichites	84
A.5	Exigences concernant les échantillons et pré-conditionnement facultatif	84
A.5.1	Exigences de réception	84
A.5.2	Etudes scientifiques	84
A.5.3	Eprouvettes	84
A.5.4	Pré-conditionnement facultatif des échantillons pour essai	85
A.6	Inspection des trichites, mesure de la longueur et conditions d'essai	87
A.6.1	Principes généraux	87
A.6.2	Manipulation	88
A.6.3	Instructions générales d'inspection	88
A.6.4	Inspection d'essai préliminaire initiale	89
A.6.5	Conditions d'essai	89
A.6.6	Inspection par balayage	89
A.6.7	Inspection détaillée	90
A.6.8	Procédure de consignation destinée aux études scientifiques	91
Figure 1	– Coupe transversale des finis de surface des composants	54
Figure 2	– Photographies typiques de la corrosion des extrémités	56
Figure 3	– Exemples de trichites d'étain	58
Figure 4	– Formations superficielles autres que des trichites	59
Figure 5	– Mesure de la longueur de trichite	59
Figure 6	– Intervalle minimal entre conducteurs	60
Figure 7	– Organigramme permettant de déterminer si un essai de réception technologique ou du procédé de fabrication est requis, ou si aucun essai n'est requis, sur la base de la similarité	63
Figure 8	– Organigramme d'essai de réception technologique pour les composants multiconducteurs, avec un réseau de conducteurs en alliage de cuivre reposant sur la technologie de réduction post cuisson – Echantillon d'essai du fini de surface , paramètres de technologie établis (1 de 2)	64
Figure A.1	– Déroulement des opérations pour les essais d'inspection des trichites d'étain	80
Figure A.2	– Profil de refusion avec pré-conditionnement facultatif	87
Figure A.3	– Exemples de trichites sur des surfaces corrodées	88
Figure A.4	– Schéma de principe illustrant un conducteur de composant et le sommet, 2 côtés et les coudes du conducteur à inspecter	90
Figure A.5	– Schéma illustrant un composant sans conducteur et le sommet et 3 côtés des extrémités à inspecter	91
Figure A.6	– Schéma illustrant une éprouvette potentielle et trois surfaces de 1,7 mm ² identifiées pour inspection	91
Tableau 1	– Recommandations concernant le procédé d'assemblage de carte SMT pour un mouillage minimum des extrémités ^b	62
Tableau 2	– Paramètres de réception des modifications d'ordre technologique et du procédé de fabrication du fini de surface	66
Tableau 3	– Matrice d'essai de réception du fini de surface en étain et alliage d'étain	67

Tableau 4 – Exigences concernant l'effectif d'échantillon pour l'essai de réception du fini de surface en étain et alliage d'étain, par traitement de pré-conditionnement pour un composant multiconducteurs.....	70
Tableau 5 – Exigences concernant l'effectif d'échantillon pour l'essai de réception du fini de surface en étain et alliage d'étain, par traitement de pré-conditionnement pour les composants passifs et discrets à 4 conducteurs ou moins	70
Tableau 6 – Essais et durées de réception de technologie	72
Tableau 7 – Essais et durées de réception des modifications apportées au procédé de fabrication.....	73
Tableau 8 – Pré-conditionnement pour les essais de réception des modifications d'ordre technologique / du procédé de fabrication	74
Tableau 9 – Critères de réception technologique pour une longueur de trichite d'étain maximale admissible.....	76
Tableau 10 – Critères de réception de modification du procédé de fabrication pour une longueur de trichite d'étain maximale admissible.....	76
Tableau A.1 – Exigences concernant les effectifs d'échantillons pour essai par traitement de pré-conditionnement dédié aux éprouvettes.....	85
Tableau A.2 – Traitements de pré-conditionnement facultatif pour les échantillons pour essai des trichites d'étain.....	86
Tableau A.3 – Profils de refusion avec pré-conditionnement facultatif ^a	87
Tableau A.4 – Conditions d'essai d'inspection des trichites d'étain	89
Tableau A.5 – Formats de rapports normalisés relatifs aux essais portant sur les trichites d'étain (informations générales).....	92
Tableau A.6 – Formats de rapports normalisés relatifs aux essais portant sur les trichites d'étain (informations détaillées concernant les trichites)	93
Tableau A.7 – Intervalles de densité des trichites pouvant être déterminés sur la base du nombre de trichites observées par conducteur, extrémité ou surface d'éprouvette	95

COMMISSION ÉLECTROTECHNIQUE INTERNATIONALE

EXIGENCES DE RÉCEPTION ENVIRONNEMENTALE POUR LA SUSCEPTIBILITÉ DES FINIS DE SURFACE EN ÉTAIN ET ALLIAGE D'ÉTAIN À LA TRICHITE D'ÉTAIN SUR LES DISPOSITIFS À SEMICONDUCTEURS

AVANT-PROPOS

- 1) La Commission Electrotechnique Internationale (CEI) est une organisation mondiale de normalisation composée de l'ensemble des comités électrotechniques nationaux (Comités nationaux de la CEI). La CEI a pour objet de favoriser la coopération internationale pour toutes les questions de normalisation dans les domaines de l'électricité et de l'électronique. A cet effet, la CEI – entre autres activités – publie des Normes internationales, des Spécifications techniques, des Rapports techniques, des Spécifications accessibles au public (PAS) et des Guides (ci-après dénommés "Publication(s) de la CEI"). Leur élaboration est confiée à des comités d'études, aux travaux desquels tout Comité national intéressé par le sujet traité peut participer. Les organisations internationales, gouvernementales et non gouvernementales, en liaison avec la CEI, participent également aux travaux. La CEI collabore étroitement avec l'Organisation Internationale de Normalisation (ISO), selon des conditions fixées par accord entre les deux organisations.
- 2) Les décisions ou accords officiels de la CEI concernant les questions techniques représentent, dans la mesure du possible, un accord international sur les sujets étudiés, étant donné que les Comités nationaux de la CEI intéressés sont représentés dans chaque comité d'études.
- 3) Les Publications de la CEI se présentent sous la forme de recommandations internationales et sont agréées comme telles par les Comités nationaux de la CEI. Tous les efforts raisonnables sont entrepris afin que la CEI s'assure de l'exactitude du contenu technique de ses publications; la CEI ne peut pas être tenue responsable de l'éventuelle mauvaise utilisation ou interprétation qui en est faite par un quelconque utilisateur final.
- 4) Dans le but d'encourager l'uniformité internationale, les Comités nationaux de la CEI s'engagent, dans toute la mesure possible, à appliquer de façon transparente les Publications de la CEI dans leurs publications nationales et régionales. Toutes divergences entre toutes Publications de la CEI et toutes publications nationales ou régionales correspondantes doivent être indiquées en termes clairs dans ces dernières.
- 5) La CEI elle-même ne fournit aucune attestation de conformité. Des organismes de certification indépendants fournissent des services d'évaluation de conformité et, dans certains secteurs, accèdent aux marques de conformité de la CEI. La CEI n'est responsable d'aucun des services effectués par les organismes de certification indépendants.
- 6) Tous les utilisateurs doivent s'assurer qu'ils sont en possession de la dernière édition de cette publication.
- 7) Aucune responsabilité ne doit être imputée à la CEI, à ses administrateurs, employés, auxiliaires ou mandataires, y compris ses experts particuliers et les membres de ses comités d'études et des Comités nationaux de la CEI, pour tout préjudice causé en cas de dommages corporels et matériels, ou de tout autre dommage de quelque nature que ce soit, directe ou indirecte, ou pour supporter les coûts (y compris les frais de justice) et les dépenses découlant de la publication ou de l'utilisation de cette Publication de la CEI ou de toute autre Publication de la CEI, ou au crédit qui lui est accordé.
- 8) L'attention est attirée sur les références normatives citées dans cette publication. L'utilisation de publications référencées est obligatoire pour une application correcte de la présente publication.
- 9) L'attention est attirée sur le fait que certains des éléments de la présente Publication de la CEI peuvent faire l'objet de droits de brevet. La CEI ne saurait être tenue pour responsable de ne pas avoir identifié de tels droits de brevets et de ne pas avoir signalé leur existence.

La Norme internationale CEI 62483 a été établie par le comité d'études 47 de la CEI: Dispositifs à semi-conducteurs.

Cette première édition est basée sur les documents JEDEC JESD201A et JESD22-A121A et remplace la CEI/PAS 62483, parue en 2006. Cette édition constitue une révision technique.

Cette édition inclut les modifications techniques majeures suivantes par rapport à l'édition précédente:

- a) Le contenu de la publication CEI/PAS 62483 a été ajouté au contenu de JESD201A à l'Annexe A.
- b) Une méthodologie a été introduite pour les essais de réception environnementale des finis de surface en étain et de pratiques d'atténuation pour les trichites d'étain.

c) L'Article 6 présente en détail les exigences de déclaration des résultats d'essai.

Le texte de cette norme est issu des documents suivants:

FDIS	Rapport de vote
47/2171/FDIS	47/2180/RVD

Le rapport de vote indiqué dans le tableau ci-dessus donne toute information sur le vote ayant abouti à l'approbation de cette norme.

Cette publication a été rédigée selon les Directives ISO/CEI, Partie 2.

Le comité a décidé que le contenu de cette publication ne sera pas modifié avant la date de stabilité indiquée sur le site web de la CEI sous "<http://webstore.iec.ch>" dans les données relatives à la publication recherchée. A cette date, la publication sera

- reconduite,
- supprimée,
- remplacée par une édition révisée, ou
- amendée.

IMPORTANT – Le logo "*colour inside*" qui se trouve sur la page de couverture de cette publication indique qu'elle contient des couleurs qui sont considérées comme utiles à une bonne compréhension de son contenu. Les utilisateurs devraient, par conséquent, imprimer cette publication en utilisant une imprimante couleur.

INTRODUCTION

De nombreuses entreprises de l'industrie électronique ont adopté des finis de surface en étain comme l'une des méthodes permettant de satisfaire à diverses mesures législatives d'applications sans plomb, par exemple, la directive RoHS de l'Union Européenne. Toutefois, les finis de surface en étain (Sn) et alliage d'étain peuvent être sujets à la formation de trichite associée à une diminution potentielle de la fiabilité. Il est possible d'intégrer des pratiques de réduction appropriées afin de réduire la propension de la trichite d'étain à un niveau acceptable.

Les conditions d'essai conformément à l'Annexe A et les limites de qualification spécifiées dans la présente Norme internationale sont basées sur les données relatives à la trichite d'étain, ces données étant collectées au niveau mondial. Ces conditions d'essai n'ont pas été corrélées avec des expositions dans l'environnement de plus longue durée des composants en service. Ainsi, il n'existe actuellement aucune méthode de prévision quantitative des longueurs de trichite sur des périodes de longue durée établies sur les longueurs mesurées dans les essais à court terme décrits dans le présent document. Au moment de la rédaction de la présente norme, les mécanismes fondamentaux du développement de la trichite d'étain ne sont pas pleinement compris et les facteurs d'accélération n'ont pas été établis. Par conséquent, les essais décrits dans le présent document ne garantissent pas que les différents types de trichite se développeront ou non dans des conditions de vie sur site.

EXIGENCES DE RÉCEPTION ENVIRONNEMENTALE POUR LA SUSCEPTIBILITÉ DES FINIS DE SURFACE EN ÉTAIN ET ALLIAGE D'ÉTAIN À LA TRICHITE D'ÉTAIN SUR LES DISPOSITIFS À SEMICONDUCTEURS

1 Domaine d'application

La présente Norme internationale décrit la méthodologie appliquée aux essais de réception environnementale des finis de surface en étain et aux pratiques de réduction pour les différents types de trichite d'étain sur les dispositifs à semiconducteurs. Cette méthodologie peut ne pas se révéler suffisante pour les applications associées à des exigences spéciales (c'est-à-dire applications militaires, aérospatiales, etc.). Des exigences supplémentaires peuvent être spécifiées dans la documentation (d'approvisionnement) appropriée contenant les exigences.

La présente Norme internationale ne s'applique pas aux dispositifs à semiconducteurs à extrémités exclusivement inférieures dont la surface entièrement galvanisée) est mouillée lors de leur assemblage (par exemple, composants pour boîtier plat quadrangulaire sans connexion, et pour boîtier matriciel à billes, extrémités à résistance à billes). L'adhésion à la présente norme doit comprendre la satisfaction aux exigences de compte-rendu décrites dans l'Article 6.